

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 61003450 A

(43) Date of publication of application: 09 . 01 . 86

(51) Int. CI

H01L 27/10 G06F 13/18 G11C 7/00 G11C 11/34

H01L 31/12

(21) Application number: 59123918

(22) Date of filing: 18 . 06 . 84

(71) Applicant:

HIROSHIMA DAIGAKU

(72) Inventor:

HIROSE ZENKO

YAMANISHI MASAMICHI

OSAKA YUKIO AE TADASHI ICHIKAWA TADAO YOSHIDA NORIYOSHI SUEMUNE IKUO

(54) SHARED MEMORY INTEGRATED DEVICE OF THREE-DIMENSIONAL PHOTO COUPLING


(57) Abstract:

PURPOSE: To speed up signal transmission by a method wherein layers are optically coupled with one another by combination of light emitting elements with light receiving elements.

CONSTITUTION: A 1-MOS dynamic memory cell is formed in the surface of an Si semiconductor layer 6, and a light receiving element 8 connected by half superposition on the drain region D of an MOS transistor 4 is formed in the surface of the semiconductor layer 6, and a light emitting element 7 and a data transfer line 9 are adhered by successive lamination by half superposition on the light receiving element 8. A conductive region Da is formed in the neighborhood of the surfae of the semiconductor layer 6 by half superposition on the element 8, and a data copy line 10 connected to the conductive region Da by passing through an SiO₂ insulation layer 5 is formed by adhesion on the insulation layer 5. Further, the whole surface of the insulation layer 5 is coated with an SiO₂ insulation layer 5_a. When memory cells of such a construction are arranged on each layer in two dimensions, and each of two-dimensional memory integrated layers is laminated by making each layer agree above and below in position of groups 7@9 of light emitting and light receiving

elements, the ground 7@9 come into optical coupling with one another via the SiO_2 insulation layer 5_a are semiconductor layer 6.

COPYRIGHT: (C)1986, JPO& Japio



⑩ 日本国特許庁(JP)

の特許出願公開

⑫公開特許公報(A)

昭61 - 3450

@Int_Cl_4

識別記号

庁内整理番号

◎公開 昭和61年(1986) 1月9日

H 01 L G 06 F 27/10 13/18 7/00 G 11 C

6655-5F 7165-5B 6549-5B ** 審査請求 有

発明の数 1 (全7頁)

❸発明の名称

三次元光結合共有メモリ集積装置

创特 願 昭59-123918

23出 頭 昭59(1984)6月18日

勿発 明 者 広 瀬 全 垄 広島市中区白島中町6-4-401

勿発 明 者 Щ 西 正 道

可

広島市東区牛田新町3-41-9

@₩ 明 大 坂 之 雄

東広島市西条町大字田口365 広島大学ががら第一職員宿

舎3-303

砂発 明 老 阿

江 忠

忠

典

広島市東区牛田東2-19-22 コープノムラウシタ105

砂発 明 者 市 Ш 男 広島市中区国泰寺町1-9-27-404

者 の発 眀 吉 B 広島市西区己斐大迫2-10-13

広 島 学 長 の出 願 大

四代 理 弁理士 杉村 暁秀 外1名

最終頁に続く

細

三次元光結合共有メモリ集教 1. 発明の名称

2. 特許請求の範囲

それぞれメモリ用コンデンサおよびそのコ ンデンサをオン・オフするスイツチ用トラン ジスタよりたる複数個のメモリセルとそれら. のメモリセルを創御するアドレス線並びにそ れらのメモリセルにデータの書込みおよび読 出しを行なりデータ線とを半導体基層の表面 に二次元的に集積した複数個の集積メモリ層 を絶殺層をそれぞれ介して殺層し、前記メモ リセルに発光素子と受光部および光スイッチ 部を兼ねる受先素子とを組合わせて前記集験 メモリ層の相互間に光結合を施すとともに、 その光結合によりオンした前記光スイッチ部 を介して前記トランジスタをオンさせるパイ アス級を設けるととにより、互いに隣接する 前記集績メモリ層のうち、一方の前記集績メ モリ層の前記メモリセルに奪込んだデータを

前記光結合により他方の前記集様メモリ層の 前記メモリセルにコピーし得るように構成し たことを特徴とする三次元光結合共有メモリ 集用装置。

8. 発明の詳細な説明

(技術分野)

本発明は、メモリ用コンデンサおよびそのコン デンサをオン・オフするスイッチ用トランジスタ よりなるメモリセルを三次元的に殺層して集積し た三次元メモリ集衆鉄置、特に、隣接層のメモリ セル間を光学的に結合させてメモリ内容をコピー して共有し得るようにした三次元光結合共有メモ リ条尞装置に関し、簡単な構成の結合路によりメ モリセル間の時間遅延を低減して高速化し得るよ りにしたものである。

(従来技術)

一般に、図形処理や音声認識等のバターン認識 に基づく情報処理に際しては、複数種類の標準パ ターンと処理対象の情報パターンとのパターン照 合を反復して行なうなど、数多の資料処理を並列

特開昭61-3450(2)

に行なつて情報処理を高速化することが要求されている。かかる並列演算処理を高速化するためには、多数のプロセッサを並列に動作させるとともに、各プロセッサ内のメモリ内容を相互に結合させて類似の情報処理を同時に進行させるための共有メモリ装置が必要となる。

(問題点)

しかしながら、従来のように集役すべき回路素子を単に二次元的に配置するに過ぎない LSI技術によっては、かかる二次元的集積回路における回路素子間の結合用配線による信号伝送の時間遅延が大きく、したがつて、回路構成が複雑になるほど、その時間遅延が増大するので、上述のようなど、の動作による情報処理の高速化を実現するうえて、大きい障害になるという欠点があつた。

(発明の目的)

本発明の目的は、上述した従来の欠点を除去し、 関領に述べた種類の三次元メモリ集積装置におい て積層した 8 次元集積回路の層間を立体的に結合 させて、従来の二次元集積回路における回路案子

て前記集様メモリ暦の相互間に光結合を施すてとれて、その光結合によりオンをお光るの光はトランスをないではなった。 でかいけることにより、互配集様メモリ暦ののからといったがです。 ではまり、一方の前記集様メモリをがいる。 にはまるがでするが記ればいるがです。 にはまるがでするが記ればいる。 が他方の前には、こればいる。 ととと、こればいる。 である。 である。

(発明の構成)

以下に図面を参照して本発明を詳細に説明する。 しかして、本発明三次元光結合共有メモリ集教 装置の基本的構成の例を解1図(四~(の)に示して説 明するに先立ち、本発明装置の基本的構成の基礎 をなす習頭に述べた種類のメモリセルの従来構成 を第2図に示す。

図示の構成によるメモリセルは、いわゆる 1 NOS ダイナミック型メモリセルであり、基板をなすシリコン半導体層 6 の上面近傍に不純物をドーブしてドレイン領域 D およびソース領域 S を形

間の信号伝送の時間遅延を避け、層間における短絡的な回路架子間結合により、前述した並列情報処理に必要な信号伝送の高速化を容易にした三次元共有メモリ条段装置を提供することにある。

本発明の他の目的は、上述した雇団における短絡的な回路案子間結合を、対応する層に発光案子と受光案子とを対向配置すれば、現実に層間に配線を施す必要のない光結合を用いた三次元光結合共有メモリ条額装置を提供することにある。

(発明の要点)

成するとともに、シリコン半導体層6の上面に酸 化硅素(SiO₂)絶録層を被着形成し、その SiO₂ 絶 録層 B を介し、ドレイン領域 D とソース領域3とを 機絡する位置にゲート電極層 G を形成して MOS 型 電界効果トランジスタもを構成し、つぎに述べる メモリ用コンデンサをオン・オフするスイツテと して作用させる。すなわち、 MOS トランジスタ & のソース領域Sに接続した導電届品 とその導電 層 E₁ と S 10g 絶録層 5 を介して近接対向する接地 導電層 Eg とを形成して、それらの導電層 Eq. Eg を両電板とするメモリ用コンデンサ8を構成し、 MOSスイッチ 4 により書込み説出しを制御する。 さらに、 SiO₂ 絶録層 5 をそれぞれ質通して MOS トランジスタものゲート電極層Gおよびドレイン 領域Dにそれぞれ接統したアドレス線1およびデ ー タ 銀 & を SiO。 絶 録 階 5 上 に 被 着 形 成 し て あ る 。 上述のように構成した铒 2 図示の 1 NOS ダイナ ミック超メモリセルはつぎのように動作する。

まず、アドレス線1に電圧を印加して MOS トラングスタもよりなる客込み銃出しスイッチをオン

特開昭 61-3450(3)

かかる 1 NOS ダイナミック型メモリセルの構成を基礎にして複数の二次元メモリ集積回路を三次元的に積層した形態をなす本発明三次元光結合共有メモリ集積装置の基本的構成について、その側断面図を第1図(8)に示し、上面図を第1図(9)に示

をシリコン半導体層 6 の表面近傍に形成し、 310g 絶録層 5 を貫通して導電領域 Da に接続するデータ コピー級 1 0 を 510g 絶録層 5 上に被着形成し、さ らに、 S10g 絶録層 5 の全面を受つて他の S10g 絶 録層 5a を被着してある。

かかる構成のメモリセルを各階上に、第1図(b) に示すように、二次元配置するとともに、各層のメモリセルにおける発光・受光案子群?.8.9 の位置を上下に正確に一致させて各二次元メモリ条独層を積層すると、各層の発光・受光案子群?.8.9 は、透明とする S10g 絶縁 用 5a およびシリコン半導体 間 6 を介し、例えば 第(1-1)層 11 の発光 子?から たする 光 1 8 を 第 1 層 1 2 の受光案子 8 が受けることにより、 光学的に結合する。したがつて、上下 間 1 1 . 1 2 のメモリセルは、最短距離をもつてに結合し、 迅速に 信号伝達を 行ない得ることになる。

☆か、上述の様成に用いる発光素子?は、例えば、p-n 接合を有する GaAs 層によつて構成し、また、受光楽子 8 は、例えばゲルマニウム層によ

第1図(a)を第8図と対比すれば明らかなとおり、本発明共有メモリ集積装置において三次元的に積に 届した各二次元メモリ集積層のメモリセルは、前 述した1kiosダイナミック型メモリセルの構成に本 発明の目的達成に必要な変更を施したものであり、 第1図(a)~(o)における第2図と同一の構成要条に は同一の記号を付して示してある。しかして、第

2 図示の従来構成に本発明により施した変更はつ

ぎのとおりである。

し、一部を破断した斜視図を第1図(0)に示す。 🥫

すなわち、順次に積層して本発明共有メモリ集 根装置をなす各二次元メモリ集積層においては、 シリコン半導体層 6 の装面に第 8 図と全く同様に 1 NOS ダイナミック型メモリセルを形成するとと もに、NOS トランジスタ 6 のドレイン領域 D に半 ば重量して接続した受光素子 8 をシリコン半導体 層 6 の表面に形成し、その受光素子 8 に重量して 発光素子 7 およびデータ転送線 B を順次に積 層 を発表子 8 に半ば重量して、 ドレイン領域 D と同様にドーブした導電領域 D a

つて構成し、例えば、下層の第(1-1)層110 発光素子 7 における P - n 設合にデータ転送競 9 によつて印加した順パイアス電圧に応じて発生し た光 1 8 を上層の第 1 層 1 8 の受光案子 8 が受け てその受光素子 8 内に電子・正孔対を生成し、光 伝導型の光スイッチ素子として機能する。

なか、下層の解(1-1)層11の発光素子甲を発光させて上層の解1層12の受光架子8により受光する場合に、その間に介在する Sio2 絶録 層 5a は透明で光18をほとんど吸収しないが、シリコン半導体層6は、本来不透明な材料よりなつているので光18を吸収する。しかし、光13の吸収の比率はわずかであり、シリコン半導体層6のの厚さを1 pm すなわち10-4 cm としたときにこのシリコン半導体層6を通過する光18の吸収は6 5 程度に過ぎず、実際にはほとんど支険を生じない。

一方、受光素子 8 を構成する グルマニウム層は、 その層厚を 0.6 μm すなわち 4 × 10⁻⁶ cm としたと きに入射光の 7 0 %を吸収し、高効率の受光が可 能である。

特開昭61-3450(4)

なお、上述した各案子は、いずれも、適切なパ ターニングのもとに分子級エピタキシー法によつ て形成することができる。

第1図示の構成による本発明三次元光結合共有 メモリ条徴装置の記憶動作、特に、記憶内容コピ ーの動作はつぎのようにして行なわれる。

D に接続したデータ線 2 にデータ信号電圧が印加されたのと同じ状態となり、アドレス線 1 への電圧印加によりオン状態となつている MOS スイッチ 6 を介して、第(1-1)層 1 1 のデータ線 2 により印加されたデータ信号電圧とおりのデータが第1層 1 2 のメモリ用コンデンサ 8 にコピーして書込まれることになる。

 Dに接続したデータ線&にデータ符号電圧が印加されたときに、上下の印加電圧に挟まれた発光案子「が発光するようにしておくとともに、メモリ内容のコピーを行なうべき層、例えば直上の第1層1%においても、アドレス線1に電圧を印加して MOS スイッチ 4 をオン状態にしておくとともに、データコピー線10にも電圧を印加しておく。

かかる状態において、第(1-1)暦110データ線 & にデータ信号電圧が印加されると、上述したようにしてその暦1.1のメモリ用コンデンサ & にデータが普込まれると同時に、データ線 & のの光気子 7 が発光し、その光 1 8 を受光した第1 8 の受光素子 8 が兼ねる光伝導型光スインチ 8 を介して、その光伝導型光スインチ 8 を介して、対されるべき導電域 Da に接続したデータコピーカインでは電圧が印加されているので、光スインチ 8 がオン状態となる都度、データコピーッチ 8 がオン状態となる都度、データコピーッチ 8 がオン状態となる都度、データコピーッチ 8 がオン状態となる都度、データコピーマークでは電質域 Da および光スインチ 8 を介してアレイン領域 D に印加され、そのドレイン領域 D に印加され、そのドレイン領域 D に印加され、そのドレイン領域 D に印加され、そのドレイン領域 D に見から

様の光結合を行なわせることもできる。

また、以上の説明においては、各様成要なの材料に特定の半導体材料名を挙げたが、本発明はそれらの材料によつて構成した場合に限られるものではなく、本発明の要旨を逸脱しない限り、 任窓の材料をもつで各権成要案を形成することができ

特別昭61-3450(6)

る。例えば、半導体層1は、シリコンとする他、 GaAlas 来をはじめとするローV族化合物半導体お よびその組合わせによる多層構造あるいはアモル ファス半導体層とすることもでき、絶縁層 5,5a も SiO。とする他、集積回路に慣用の広汎な範囲の 他の絶縁材料や不純物を添加しない半絶縁性半導 体材料をもつて形成することもできる。一方、発 光素子は、受光素子よりエネルギーギャップの大 。 食い半導体材料を用いて形成する点を考慮しさえ すれば、ヘテロ接合を含むⅡ-V族およびⅡ- V 族の化合物半導体の組合わせあるいはアモルファ ス半導体の組合わせによつて形成するとともでき る。たお、とれらの材料による各構成要素の形成 には、一般に周知復用の気相成長法あるいは液相 成長法を用いることもできる。

(効果)

以上の説明から明らかなように、本発明によれ ば、三次元メモリ条板装置における各層間を発光 **案子と受光案子との組合わせにより光学的に結合** させるので、簡単な回路構成により、信号伝達に 時間遅延を生ずることなく、高速の並列演算処理 を行なりことが可能となり、図形処理や音声認識 終のパターン認識を主とする情報の並列演算処理 が不可避の情報処理技術分野における実用上の効 果は極めて顕著である。

4.図面の簡単な説明

「 第 1 図 (a)。 (b) および (c) は本発明三次元光結合共 有メモリ集積装置の構成例をそれぞれ示す側断面 図、上面図および一部破断した斜視図、

餌 8 図は 1 KOS ダイナミツク型メモリセルの従 来構成を示す側断面図、

第8図は本発明三次元光結合共有メモリ集積装 盤における各層間の概略構成の例を模式的に示す 斜視図である。

1…アドレス毅

2…テータ艀

8 ... メモリ用コンデンサ 4 ... NOS スイツチ

.5.5a.··· S10a 給鉄層

6 … シリコン 半導体層

7 ... 発光索子

9 … データ 転送線

10 … データコピー 艨

11 … 第(1-1)層

12 … 第 1 層

18 … 光

15 ... OPU

D… ドレイン領域

S・・・ソース領域 E₁ E₂ ··· 海電船。 14 ··· 制御用 GPU

16 … 光ループ

G … ゲート 電 在 層

D。… 導電領域

特許 出 頤 人


代理人弁理士




弁理士




第1図(a)




第 1 図(b)




第 1 図(C)



第2図



第 3 図



第1頁の続き

@Int.Cl.4

識別記号

庁内整理番号

G 11 C 11/34 H 01 L 31/12 101

8522-5B 6428-5F

70発明者 末 宗

幾 夫

東広島市西条町大字田口365 広島大学ががら第一職員宿

舎1-104